- 論文
- ``A drive of input and output impedance effects of functional blocks
into a frequency shift of active circuits,''
Kazuyuki Wada, Nobuo Fujii, and Shigetaka Takagi,
IEICE Trans. Fundamentals, Vol. E78-A, No. 2, pp. 177-184,
Feb. 1995.
- ``Topology-Independent Predistortion for Integrator-Based Filters,''
Kazuyuki Wada, Shigetaka Takagi, Zdzislaw Czarnul, and Nobuo Fujii,
IEICE Trans. Fundamentals, Vol. E79-A, No. 2, pp. 176-183,
Feb. 1996.
- ``Automatic Tuning System for Integrator-Based Continuous-Time
Filters,''
Kazuyuki Wada, Shigetaka Takagi, and Nobuo Fujii,
Analog Integrated Circuits and Signal Processing,
Vol 16, No. 3, pp. 225-238,
Aug. 1998.
- ``寄生素子による特性劣化を低減した積分器構成連続時間系フィルタ,''
和田 和千, 高木 茂孝, 藤井 信生,
信学論A, Vol. J81-A, No. 7, pp. 1049-1058,
1998年7月.
- ``積分器構成フィルタにおける単位利得周波数の広がりの抑圧と
周波数特性の改善,''
和田 和千, 高木 茂孝, 藤井 信生,
信学論A, Vol. J81-A, No. 9, pp. 1205-1212,
1998年9月.
- ``A Novel Design Strategy for Class A CMOS Second Generation
Current Conveyors,''
Sohrab Emami, Kazuyuki Wada, Shigetaka Takagi, and Nobuo Fujii,
IEICE Trans. Fundamentals, Vol. E84-A, No. 2, pp. 552-558,
Feb. 2001.
- ``Wide-Input Range Linear Voltage-to-Current Converter Using
Equivalent MOSFETs without Cutoff Region,''
Kazuyuki Wada, Shigetaka Takagi, and Nobuo Fujii,
IEICE Trans. Fundamentals, Vol. E85-A, No. 2, pp. 347-353,
Feb. 2002.
- ``Fully On-Chip Active Guard Band Circuit for Digital Noise
Cancellation,''
Shigetaka Takagi, Retdian Agung Nicodimus, Kazuyuki Wada, and
Nobuo Fujii,
IEICE Trans. Fundamentals, Vol. E85-A, No. 2, pp. 373-380,
Feb. 2002.
- ``Extension of Current Conveyor Concept and Its Applications,''
Takahide Sato, Kazuyuki Wada, Shigetaka Takagi, and Nobuo Fujii,
IEICE Trans. Fundamentals, Vol. E85-A, No. 2, pp. 403-413,
Feb. 2002.
- ``集積化ウェーブフィルタにおける寄生容量の影響の低減,''
大竹 光也， 和田 和千, 田所 嘉昭,
電学論C, Vol. 124, No. 9, pp. 1797-1804,
2004年9月.
- ``Active Shield Circuit for Digital Noise Suppression in Mixed-Signal Integrate Circuits,''
Retdian Agung Nicodimus, Shigetaka Takagi, and Kazuyuki Wada,
IEICE Trans. Fundamentals, Vol. E88-A, No. 2, pp. 438-443,
Feb. 2005.
- ``Design Optimization of Active Shield Circuits for Digital Noise Suppression Based on Average Noise Evaluation,''
Retdian Agung Nicodimus, Hiroto Suzuki, Kazuyuki Wada, and Shigetaka Takagi,
IEICE Trans. Fundamentals, Vol. E88-A, No. 2, pp. 444-450,
Feb. 2005.
- ``低電圧下における直流利得を改善したCMOSログドメイン積分回路,''
秋田 一平, 和田 和千, 田所 嘉昭,
信学論C, Vol. J88-C, No. 7, pp. 576-577,
2005年7月.（小論文）
- ``平衡型MOSアナログ回路における線形浮遊抵抗対の等価構成とその応用,''
伊藤 和将, 和田 和千, 鈴木 寛人, 田所 嘉昭,
信学論C, Vol. J88-C, No. 12, pp. 1198-1207,
2005年12月.
- ``通過域で平たんかつ阻止域で等リプルに振幅特性を近似するRCポリフェーズフィルタの設計法,''
和田 和千, 田所 嘉昭,
信学論A, Vol. J88-A, No. 12, pp. 1478-1486,
2005年12月.
- ``素子値の不整合により発生するイメージを低減する複素スイッチトキャパシタフィルタの構成,''
吉田 武史, 和田 和千, 田所 嘉昭,
信学論C, Vol. J89-C, No. 10, pp. 648-651,
2006年10月.（小論文）
- ``Synthesis Method of All Low-Voltage CMOS Instantaneous-Companding Log Domain Integrators,''
Ippei Akita, Kazuyuki Wada, and Yoshiaki Tadokoro,
IEICE Trans. Fundamentals, Vol. E90-A, No. 2,
pp. 339-350, Feb. 2007.
- ``Band Connections for Digital Substrate Noise Reduction using Active Cancellation Circuits,''
Hiroto Suzuki, Kazuyuki Wada, and Yoshiaki Tadokoro,
IEICE Trans. Fundamentals, Vol. E90-A, No. 2,
pp. 372-379, Feb. 2007.
- ``A 0.8-V Syllabic-Companding Log Domain Filter with 78-dB Dynamic Range in 0.35-μm CMOS,''
Ippei Akita, Kazuyuki Wada, and Yoshiaki Tadokoro,
IEICE Trans. Electronics, Vol. E91-C, No. 1,
pp. 87-95, Jan. 2008.
- ``Multi-Path Analog Circuits Robust to Digital Substrate Noise,''
Shigetaka Takagi, Retdian Agung Nicodimus, Kazuyuki Wada, Takahide Sato, and Nobuo Fujii,
IEICE Trans. Fundamentals, Vol. E91-A, No. 2,
pp. 535-541, Feb. 2008.
- ``広範囲に分布するディジタル回路で発生する基板雑音の打消し回路,''
鈴木 寛人，和田 和千，田所 嘉昭,
信学論A, Vol. J92-A, No.4, pp. 216-225,
2009年4月.
- ``基板雑音を打ち消す信号を点状の領域へ注入する雑音低減回路,''
鈴木 寛人，和田 和千，田所 嘉昭,
電学論C, Vol. 129, No. 8, pp. 1527-1533,
2009年8月.
- ``A 0.6-V Dynamic Biasing Filter With 89-dB Dynamic Range in 0.18-μm CMOS,''
Ippei Akita, Kazuyuki Wada, and Yoshiaki Tadokoro,
IEEE J. Solid-State Circuits, Vol. 44, Issue 10, pp. 2790-2799,
Oct. 2009.
国際会議
- ``Design Automation for Integrated Continuous-Time Filters
using Integrators,''
Kazuyuki Wada, Shigetaka Takagi, Zdzislaw Czarnul, and Nobuo Fujii,
Proc. ASPDAC'95, pp. 435-439,
Aug. 1995.
- ``Automatic Tuning System
for High-Frequency Integrated Continuous-Time Filters,''
Kazuyuki Wada, Shigetaka Takagi, and Nobuo Fujii,
Proc. ISCAS'96, Vol. 1, pp. 85-88,
May 1996.
- ``A Novel Area-Efficient MOSFET-C Filter Design Methodology,''
Shigetaka Takagi, Kazuyuki Wada, Nobuo Fujii, Mohammed Ismail,
and Dong Yong Kim,
Proc. APCCAS'96, pp. 53-56,
Nov. 1996.
- ``Design of Integrated Continuous-Time Filters
with Low Group-Delay Sensitivities,''
Kazuyuki Wada, Shigetaka Takagi, and Nobuo Fujii,
Proc. APCCAS'96, pp. 65-68,
Nov. 1996.
- ``Reduction of Characteristic Deviations due to Parasitic Elements
on Integrator-Based Filters,''
Kazuyuki Wada, Shigetaka Takagi, and Nobuo Fujii,
Proc. ISCAS'97, Vol. 1, 345-348,
June 1997.
- ``Reduction in Output DC Offset Voltage of Integrator-Based Filters,''
Kazuyuki Wada, Shigetaka Takagi, and Nobuo Fujii,
Proc. ICECS'98, Vol. 2, pp. 17-20,
Sep. 1998.
- ``Novel Automatic Tuning System using PLL
with Switched Capacitor Circuit Technique,''
Shigetaka Takagi, Kazuyuki Wada, Nobuo Fujii, and Takeshi Yanagisawa,
Proc. APCCAS'98, pp. 699-702,
Nov. 1998.
- ``Simple Linear Transconductors with Low Power Supply Voltage,''
Kazuyuki Wada, Shigetaka Takagi, and Nobuo Fujii,
Proc. ISPACS'99, pp. 629-632,
Dec. 1999.
- ``A Novel Class A CMOS Current Conveyer,''
Sohrab Emami, Kazuyuki Wada, Shigetaka Takagi, and Nobuo Fujii,
Proc. ISCAS 2000, Vol. IV, pp. 453-456,
May. 2000.
- ``Power Saving Technique for MOS Differential Amplifiers,''
Kyoichi Takenaka, Kazuyuki Wada, Shigetaka Takagi, and Nobuo Fujii,
Proc. ISCAS 2000, Vol. V, pp. 213-216,
May. 2000.
- ``Novel Voltage-Regulating Circuit for Low-Voltage and Low-Power
OTA Realization Using MOSFET's in the Non-Saturation Region,''
Takahide Sato, Kazuyuki Wada, Shigetaka Takagi, and Nobuo Fujii,
Proc. ISCAS 2000, Vol. V, pp. 477-480,
May. 2000.
- ``Voltage Regulating Circuit Using Depletion-Type MOSFET's and
Its Application to Low-Voltage OTA Realization,''
Takahide Sato, Mamoru Nakamura, Shigetaka Takagi, Kazuyuki Wada,
and Nobuo Fujii,
Proc. 2000 IEEJ International Analog VLSI Workshop, pp. 119-123,
June 2000.
- ``Linear Voltage-to-Current Converter with Wide Dynamic Range,''
Kazuyuki Wada, Shigetaka Takagi, and Nobuo Fujii,
Proc. 2000 IEEJ International Analog VLSI Workshop, pp. 124-129,
June 2000.
- ``1.5-V OTA Using MOSFET's in Weak-Inversion Region,''
Takahide Sato, Kazuyuki Wada, Shigetaka Takagi, and Nobuo Fujii,
Proc. ISPACS 2000, pp. 643-646,
Nov. 2000.
- ``Mobility-Reduction-Free Low-Distortion OTA using Backgate-Bias,''
Takahide Sato, Mamoru Nakamura, Shigetaka Takagi, Kazuyuki Wada, and Nobuo Fujii,
Proc. APCCAS 2000, pp. 279-282,
Dec. 2000.
- ``Active Guard Band Circuit for Substrate Noise Suppression,''
Shigetaka Takagi, Retdian Agung Nicodimus, Kazuyuki Wada, and
Nobuo Fujii,
Proc. ISCAS 2001, Vol. I, pp. 548-551,
May 2001.
- ``Preprocessing of Blocking Signal Using a Comparator,''
Kazuyuki Wada, Nobuo Fujii, and Shigetaka Takagi,
Proc. 2001 IEEJ International Analog VLSI Workshop, pp. 154-157,
May 2001.
- ``Design of a Body-Effect Reduced-Source Follower and Its
Application to Linearization Technique,''
Kazuyuki Wada and Yoshiaki Tadokoro,
Proc. ISCAS 2002, Vol. III, pp. 723-726,
May 2002.
- ``RC Polyphase Filter with Flat Gain Characteristic,''
Kazuyuki Wada and Yoshiaki Tadokoro,
Proc. ISCAS 2003, Vol. I, pp. 537-540,
May 2003.
- ``Design of Nonlinear Functions of Companding Integrators with
Wide Dynamic Ranges,''
Kazuyuki Wada and Yoshiaki Tadokoro,
Proc. ECCTD 2003, Vol. I, pp. 213-216,
Sep. 2003.
- ``CMOS Log-Domain Integrator with DC Gain Improved,''
Ippei Akita, Kazuyuki Wada, and Yoshiaki Tadokoro,
Proc. 2004 IEEJ International Analog VLSI Workshop, pp. 61-66,
Oct. 2004.
- ``Minimization of Total Area in Integrated Active RC Filters,''
Kazuyuki Wada and Randall L. Geiger,
Proc. 2006 IEEE International Symposium on Circuits and Systems,
May 2006.
- ``Low-Voltage CMOS Syllabic-Companding Log domain Filter,''
Ippei Akita, Kazuyuki Wada, and Yoshiaki Tadokoro,
Proc. 2006 IEEE International Symposium on Circuits and Systems,
May 2006.
- ``Band Connections in Active Cancellation Circuits against Digital Substrate Noise,''
Hiroto Suzuki, Kazuyuki Wada, and Yoshiaki Tadokoro,
Proc. 2006 IEEE International Symposium on Circuits and Systems,
May 2006.
- ``0.8-V CMOS Current Peak Detector and Its Application,''
Ippei Akita, Kazuyuki Wada, and Yoshiaki Tadokoro,
Proc. 2006 IEEJ Analog VLSI Workshop, Nov. 2006.
- ``Active Cancellation Circuit using Two Cancellation Points for Digital Substrate Noise Reduction,''
Hiroto Suzuki, Kazuyuki Wada, and Yoshiaki Tadokoro,
Proc. 2006 IEEJ Analog VLSI Workshop, Nov. 2006.
- ``Simplified Low-Voltage CMOS Syllabic Companding Log Domain Filter,''
Ippei Akita, Kazuyuki Wada, and Yoshiaki Tadokoro,
Proc. 2007 IEEE International Symposium on Circuits and Systems, pp. 2244-2247,
May 2007.
- ``A 1.2-V 18-uW Bias Current Reuse Log Domain Filter for Hearing Aid Application,''
Ippei Akita, Kazuyuki Wada, and Yoshiaki Tadokoro,
Proc. 2007 IEEJ Analog VLSI Workshop,
Nov. 2007.
- ``Substrate Noise Cancellation Tolerant of Large Digital Circuit,''
Hiroto Suzuki, Kazuyuki Wada, and Yoshiaki Tadokoro,
Proc. 2008 International Symposium on Communication, Control and Signal Processing,
pp. 93-97, Mar. 2008.
- ``Automatic tuning scheme for substrate noise cancellation circuit tolerant of large digital circuit,''
H. Suzuki, K. Wada, and Y. Tadokoro, Proc. 2008 IEEJ Analog VLSI Workshop,
pp.148-152, August 2008.
- ``Multi-Path Filters Robust to Substrate Noise and Nonlinearity,''
Kazuyuki Wada, Yukiya Kiyokawa, Nicodimus Retdian, Shigetaka Takagi, Takahide Sato, and Nobuo Fujii,
Proc. 2009 IEEE International Symposium on Circuits and Systems, pp. 2950-2953,
May 2009.
- 研究会
- ``積分器構成に基づくアナログフィルタの一自動合成手法,''
高木 茂孝, 和田 和千, 藤井 信生,
第6回 回路とシステム軽井沢ワークショップ論文集, pp. 495-500,
1993年4月.
- ``能動機能回路の入出力抵抗を補償した能動RCフィルタ,''
和田 和千, 高木 茂孝, 藤井 信生,
信学技報CAS, pp. 23-30,
1994年1月.
- ``能動RCフィルタの群遅延感度と位相感度について,''
高木 茂孝, 和田 和千, 藤井 信生,
第8回 回路とシステム軽井沢ワークショップ論文集, pp. 127-132,
1995年4月.
- ``能動RCフィルタにおける高周波特性の一自動補償,''
和田 和千, 高木 茂孝, 藤井 信生,
電学電子回路研資, pp. 23-30,
1995年7月.
- ``最少容量数高線形MOSFET-CフィルタにおけるMOSFET数の削減,''
高木 茂孝, 和田 和千, モハメド イスマイル, 金 東龍, 藤井 信生,
電学電子回路研資, pp. 39-46,
1996年1月.
- ``積分器の非理想成分を考慮した集積化連続時間系フィルタの自動合成手法,''
和田 和千, 高木 茂孝, ジスラフ チャーノル, 藤井 信生,
信学技報ICD/VLD, pp. 17-24,
1996年3月.
- ``低群遅延感度を有する集積化連続時間系フィルタの一構成法,''
和田 和千, 高木 茂孝, 藤井 信生,
電学電子回路研資, pp. 1-10,
1996年6月.
- ``MOSFET-Cフィルタにおけるチップ面積の一低減法,''
高木 茂孝, 和田 和千, 藤井 信生, モハメド イスマイル, 金 東龍,
電気学会電子・情報・システム部門大会論文集,
1996年9月.
- ``寄生素子による特性劣化を低減したフィルタの構成法,''
和田 和千, 高木 茂孝, 藤井 信生,
電学電子回路研資, pp. 43-51,
1996年10月.
- ``Reduction in Element Value Spreads on Integrator-Based Filters,''
Kazuyuki Wada, Shigetaka Takagi, and Nobuo Fujii,
Proc. Analog VLSI Workshop '97, pp. 7-12,
May 1997.
- ``方形波参照信号を用いた連続時間系フィルタの自動調整システム,''
柴原 禎之, 和田 和千, 高木 茂孝, 藤井 信生,
電学電子回路研資, pp. 31-36,
1997年6月.
- ``雑音が小さい積分器構成フィルタの設計,''
和田 和千, 高木 茂孝, 藤井 信生,
電学電子回路研資, pp. 13-18,
1998年1月.
- ``積分器構成フィルタにおける素子値の広がりの間接的簡易評価,''
和田 和千, 高木 茂孝, 藤井 信生,
電子情報通信学会総合大会論文集, pp. -,
1998年3月.
- ``Integrator-Based Filter Structures
with Good Frequency Characteristics,''
Kazuyuki Wada, Shigetaka Takagi, and Nobuo Fujii,
Proc. Analog VLSI Workshop '98, pp. 7-12,
May 1998.
- ``Design of an All-Pass Filter Using a Class AB 3-Input CMOS OTA,''
Moonjae Jeong, Kazuyuki Wada, Shigetaka Takagi, and Nobuo Fujii,
電学電子回路研資, pp. 41-46,
1998年7月.
- ``線形電圧制御電流源として動作するMOSFET対,''
高木 茂孝, 和田 和千, 藤井 信生,
電学電子回路研資, pp. 29-34,
1999年1月.
- ``低電源電圧で動作するOTAの簡単な構造,''
和田 和千, 高木 茂孝, 藤井 信生,
電学電子回路研資, pp. 47-52,
1999年6月.
- ``遮断領域がない等価MOSFET,''
和田 和千, 高木 茂孝, 藤井 信生,
電学電子回路研資, pp. 19-24,
1999年10月.
- ``非飽和領域で動作するMOSFETを用いたOTAの一構成法,''
佐藤 隆英, 和田 和千, 高木 茂孝, 藤井 信生,
電学電子回路研資, pp. 25-30,
1999年10月.
- ``DCオフセットの無いソースフォロワを用いた電圧設定回路,''
佐藤 隆英, 和田 和千, 高木 茂孝, 藤井 信生,
電学電子回路研資, pp. 59-64,
2000年1月.
- ``ダイナミックレンジの拡大が容易な非線形電圧信号処理手法,''
和田 和千, 高木 茂孝, 藤井 信生,
電学電子回路研資, pp. 65-70,
2000年1月.
- ``キャリアの移動度の変化及び基盤効果の影響を受けない低歪みOTA,''
佐藤 隆英, 中村 守, 高木 茂孝, 和田 和千, 藤井 信生,
電学電子回路研資, pp. 19-24,
2000年4月.
- ``ディプリーション型MOSFETを用いた低歪みOTAとその応用,''
佐藤 隆英, 中村 守, 高木 茂孝, 和田 和千, 藤井 信生,
第13回 回路とシステム（軽井沢）ワークショップ論文集, pp. 47-52,
2000年4月.
- ``集積化フィルタのための妨害波の前処理,''
和田 和千, 藤井 信生, 高木 茂孝,
電気学会電子・情報・システム部門大会論文集, pp. 79-82,
2000年9月.
- ``信号を分割して処理するスイッチトキャパシタ回路の構成,''
和田 和千，小澤 徹，藤井 信生，高木 茂孝
電学電子回路研資, pp. 47-52,
2001年6月.
- ``基盤効果の影響を低減したソースフォロワによるレベルシフト回路の
構成と線形化技術への応用,''
和田 和千，田所 嘉昭，
信学技報ICD 2001-85, pp. 47-54,
2001年9月.
- ``ウェーブシミュレーションに基づく有極低域通過フィルタ,''
大竹 光也，和田 和千，田所 嘉昭，
電学電子回路研資, pp. 19-22,
2002年4月.
- ``コンパンディング積分器における圧縮，伸張関数の選択法,''
和田 和千，田所 嘉昭,
電学電子回路研資 ECT-02-89, pp. 1-5,
2002年11月.
- ``等リプル特性を有するRCポリフェーズフィルタの素子値設計,''
和田 和千，田所 嘉昭,
電学電子回路研資 ECT-02-100, pp. 1-6,
2002年11月.
- ``電流入出力ウェーブフィルタにおける寄生容量の影響の低減,''
大竹 光也，和田 和千，田所 嘉昭,
電学電子回路研資 ECT-03-45,
2003年3月.
- ``温度に対する周波数特性変動を低減したCMOSログドメイン積分回路,''
秋田 一平，和田 和千，田所 嘉昭,
信学技報ICD 2003-92, pp. 71-75,
2003年9月.
- ``平衡型回路における線形浮遊抵抗対のMOSトランジスタによる等価構成,''
伊藤 和将，和田 和千，田所 嘉昭,
電学電子回路研資 ECT-03-80,
2003年11月.
- ``ガードリングと接地領域の形状による基板雑音の低減効果の検討,''
鈴木 寛人，ニコデムス・レディアン・アグン，和田 和千，高木 茂孝,
電学電子回路研資 ECT-04-30,
2004年3月.
- ``ΔΣAD 変換回路の入力範囲を広げるためのスイッチトキャパシタ積分回路,''
八木 大介，和田 和千，田所 嘉昭,
電学電子回路研資 ECT-04-102,
2004年12月.
- ``平衡型低電圧スイッチトキャパシタ双一次積分回路の一構成,''
吉田 武史，和田 和千，石川 雅之，田所 嘉昭,
電学電子回路研資 ECT-06-41,
2006年3月.
- ``低電圧CMOSコンパンディングログドメイン積分回路の全探索による最適設計法,''
秋田 一平，和田 和千，田所 嘉昭，
第19回 回路とシステム軽井沢ワークショップ論文集,
pp 435-440, 2006年4月.
- ``信号分割手法によりDNLを低減したアナログ・ディジタル変換回路の構成,''
小野 貴士，和田 和千，田所 嘉昭,
電学電子回路研資 ECT-06-104,
2006年11月.
- ``0.8V 広ダイナミックレンジCMOSシラビックコンパンディングログドメインフィルタの試作と評価,''
秋田 一平，和田 和千，田所 嘉昭,
電学電子回路研資 ECT-07-20, 2007年1月.
- ``遺伝的アルゴリズムを用いた線形位相IF用狭帯域通過フィルタの設計,''
久保 俊一，和田 和千，田所 嘉昭,
電学電子回路研資 ECT-07-21, 2007年1月.
- ``有極ログドメインフィルタの合成手法とシラビックコンパンディング技術の適用,''
秋田 一平，和田 和千，田所 嘉昭,
電学電子回路研資 ECT-07-78, 2007年10月.
- ``利得可変積分回路を用いたΔΣADCにおける内部雑音の解析,''
小山 靖仁，和田 和千，田所 嘉昭,
電学電子回路研資 ECT-07-93, 2007年12月.
- ``広いディジタル回路領域に対応した基板雑音の打ち消し回路,''
鈴木 寛人，和田 和千，田所 嘉昭,
電学電子回路研資 ECT-08-08, 2008年1月.
- ``有極低域通過特性を有する低感度ダイレクトサンプリングミキサ,''
山下 知憲，和田 和千，田所 嘉昭,
電学電子回路研資 ECT-08-18, 2008年2月.
- ``信号分割手法に基づき基板雑音と歪みを同時に低減するためのフィルタ構成,''
和田 和千，清川 幸哉，ニコデムス レディアン，高木 茂孝，佐藤 隆英，藤井 信生，
電学電子回路研資 ECT-08-32, 2008年3月.
- ``素子値の広がりを低減したIF用狭帯域通過フィルタの試作と評価,''
久保 俊一，和田 和千，田所 嘉昭,
電学電子回路研資 ECT-08-34, 2008年3月.
- ``複素極を有するダイレクトサンプリングミキサによる通過域端特性の改善,''
山下 知憲，和田 和千，田所 嘉昭, 電学電子回路研資 ECT-08-89, 2008年11月.
- ``2次ΔΣADC に対する利得可変積分回路の適用,''
小山 靖仁, 和田和千, 田所嘉昭, 電学電子回路研資 ECT-08-92, 2008年11月.
- ``信号分割手法を適用したパイプライン型ADCの小容量構成,''
中川 雄介，和田 和千，田所 嘉昭, 電学電子回路研資 ECT-09-003, 2009年1月.
- ``MOSトランジスタを分割することで熱雑音を低減した増幅回路,''
鈴木 寛人, 和田 和千, 田所 嘉昭,
電学電子回路研資, ECT-09-25, pp.55-60, 2009年1月.
- ``ARモデルに基づいた楽器の特徴量抽出''，
藤村 亮典，和田 和千，田所 嘉昭，電子情報通信学会ソサイエティ大会,A-4-44，2009年9月.
- ``比較器のオフセット電圧への耐性を高めた1.5bitパイプライン型ADC,''
中川 雄介，和田 和千, 電気関係学会東海支部連合大会論文集, O-282, 2009年9月.
- ``信号分割手法に基づくパイプライン型ADC の高精度化の検討,''
中川 雄介，和田 和千, 電子情報通信学会ソサイエティ大会論文集, C-12-59, 2009年9月.
- ``微細プロセス向け高精度・ 低消費電力なパイプライン型ADCの構造,''
中川 雄介，和田 和千, 電学電子回路研資 ECT-09-096, 2009年10月.
- ``変成器と一種類のトランジスタで構成したEER送信機用包絡線信号増幅回路の線形性解析，''
中田 光俊, 和田 和千, 大平 孝,
電気学会電子回路研究会, ETC-09-105, pp53-56, 2009年10月.
- ``電源電圧0.8Vで動作させる10bit逐次比較型ADCの 試作回路における雑音の影響，''
瀬川 健太郎，和田 和千, 電気学会電子回路研究会 ECT-10-047, 2010年3月.
- ``基板雑音による集積化RFリング発振回路の位相雑音の解析，''
松岡 那樹，和田 和千, 電気学会電子・情報・システム部門大会 TC20-1, 2010年9月.
- ``内部雑音による比較器の誤判定を修正できる小規模逐次比較型ADC変換回路，''
瀬川 健太郎，和田 和千, 電気学会電子回路研究会 ECT-10-085, 2010年10月.
- ``並列RCフィルタを用いたADCの性能評価，''
中村侯太，和田 和千, 電気学会電子回路研究会 ECT-11-003, 2011年1月.